DecompHub

Project Trellis

Стан проєкту: Невідомо

Maps the architecture and configuration bitstream of Lattice ECP5 FPGAs, supplying device information and tools for independent FPGA development.

Досліджуване ПЗ або обладнання
Lattice ECP5 FPGA bitstreams
Початкова платформа
Lattice ECP5
Тип роботи
Зворотна розробка й документування
Основний публічний репозиторій
github.com/yosyshq/prjtrellis
GitHub
473Зірки на GitHub

Проєкти впорядковано за останньою зафіксованою кількістю зірок репозиторію. Зірки показують зацікавленість, а не поступ роботи. Відсутні значення залишаються невідомими.

Про проєкт і його завдання

Project Trellis studies the ECP5 bitstream and internal architecture using an experimental documentation process. Its tools and device database connect that research to an open FPGA development flow. The effort has a specific ECP5 scope, distinct from IceStorm's iCE40 research.

Можливість долучитися

Правила участі невідомі

Правила використання ШІ
Не зазначено

Системи учасників за документацією

Середовище учасника не описано

Заявлений прогрес

Прогрес не опубліковано

Вихідний код, збирання та релізи